Comments
Description
Transcript
AN-402 应用笔记
AN-402 应用笔记 One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106 • Tel: 781/329-4700 • Fax: 781/461-3113 • www.analog.com 以输入箝位放大器取代输出箝位运算放大器 简介 目标最大偏移稍宽，以最大限度降低失真。因此，用ICA 在超声及成像等各类系统中，模拟信号的电压有时可能突 取代OCA时，箝位区可以较窄而不增加额外的失真。这样 然达到极限值。而诸如ADC驱动器之类的多种下游电路可 做可以降低下游电路在过驱过程中的电压。在多数设计 以对模拟输入信号电平进行限制，以维持其性能。在过驱 中，进行这样的调节只需要对产生箝位电压的电路略作修 条件下，这类器件可能过度吸取电流，也可能被驱动至饱 改即可。 和状态，从而延长恢复时间。 图2即显示了这种概念。各类放大器的线性信号幅度都是 在这类系统中，可以利用多种箝位放大器来对输出端的信 相同的。但是，由于近箝位失真区较大，必须将OCA的箝 号偏移进行限制，以保护下游器件。目前，多数箝位放大 位电平上下限设得稍宽一些，以保持信号的线性度。因 器都依赖于一种称为输出箝位放大器(OCA)的输出箝位架 而，在过驱条件下，下游电路在由OCA驱动时，信号将大 构。一种被称为输入箝位放大器(ICA)的新型架构可提供 于ICA驱动的情况。 更高的箝位精度和更低的失真。 HIGH CLAMP LEVEL 图1显示了两种器件的相对性能。可以看出，在线性区， ICA更接近直线，进入箝位区后有所弯曲。另一方面， INPUT CLAMP AMP OCA在接近箝位电压时，偏离直线的时间更早。当然，响 NEAR CLAMP DISTORTION REGION 应更接近直线的程度显示了放大器在该区的线性度。 LOW CLAMP LEVEL 1.6 HIGH CLAMP LEVEL NEAR CLAMP DISTORTION REGION CLAMP REGION 1.4 OUTPUT VOLTAGE – VOUT MAX LINEAR SIGNAL REGION LINEAR EXTENSION 1.2 CLAMP ERROR – 25mV AD8036 OUTPUT CLAMP AMP CLAMP ERROR – >200mV OUTPUT CLAMP 1.0 CLAMP LEVEL AD8036 (ICA) 0.8 LOW CLAMP LEVEL NEAR CLAMP REGION 图2. ICA与OCA的近箝位失真区比较 OUTPUT CLAMP AMP 另外，由于ICA具有更出色的过驱特性，结果将进一步改 LINEAR REGION 0.6 0.6 0.8 MAX LINEAR SIGNAL 1.0 1.2 1.4 1.6 INPUT VOLTAGE – +VIN 1.8 图1. 输出箝位误差与输入箝位误差 2.0 善过驱响应。对于低增益箝位级，ICA输出偏移箝位设定 电平的值不会超过10 mV。另一方面，OCA的过冲将达几 百毫伏，具体取决于过驱信号的大小。同样，图1显示了 这种概念。显然，ICA在箝位区的性能相对平坦，不受过 驱幅度的影响，而OCA输出则随过驱幅度加大而增加。 Rev. 0 | Page 1 of 4 www.BDTIC.com/ADI AN-402 ADI推出的前两款输入箝位放大器AD8036和AD8037采用 首先需要考虑的是同相单位增益。对于OCA，箝位电平等 ICA结构。但是，由于它们在工作原理方面存在差异，除 于施加于VH (引脚8)和VL (引脚5)的电压。对于ICA，将这 了工作增益为+1的电路，在设计中以ICA取代OCA并不是 些电压值乘以闭环增益可以算出箝位电平。但是，由于增 “直接”替代即可，尽管两种器件的引脚排列都是相同的。 益为+1，因而ICA和OCA的箝位电平将相等。因此，可以 但是，由于二者的引脚排列相同，一般而言，不需要对电 直接进行替换。图4为单位增益箝位电路示例。 路进行太多修改。不过，对于每种状况都必须对每种配置 VCH 单独处理。下面将详细讨论进行这种替换时需要考虑的因 0.1µF +5V 素。 反相工作 V IN 100Ω 0.1µF 8 3 VH AD8036 需要考虑的第一个因素是运算放大器的工作极性。AD8036 VL 2 和AD8037的输入箝位运算放大器架构不是反相工作模式。 10µF 7 VOUT 6 4 5 因此，不能直接用适用于反相配置的ICA取代OCA。为了 0.1µF 0.1µF 10µF RF 300Ω 在反相应用中发挥出ICA的出色箝位特性，必须采用一个 独立的反相级。 VCL 图 3所 示 电 路 中 ， 反 相 级 之 后 为 ICA， 即 同 相 配 置 的 –5V 图4. 单位增益同相箝位 AD8036，用于提供反相箝位放大器的整体功能。图中所示 电路的增益为–RF/RI，箝位电压为VH和VL。有关箝位级的 由于这里讨论的是同相单位增益，因此，所选的放大器也 工作原理，将在下节进一步讨论。在所有箝位电路中，VH 必须在单位增益下具有稳定的工作性能。在前面提到的两 必须大于VL，但二者可以为器件输出范围内的任何值。 种ICA中，AD8036针对单位增益进行过补偿。因此，可以 用AD8036直接取代同相单位增益应用中的OCA。该器件 140Ω VIN RI 2 2 6 3 将在相同电平下提供与OCA相同的增益和箝位。 VH RF 3 8 VH VL 6 5 AD8036 增益为2或大于2 VOUT 当箝位放大器的同相增益等于或大于2时，可以使用带宽 较宽的AD8037，因为该器件针对等于或大于2的噪声增益 VL 进行过补偿。然而，要保持箝位电平不变，必须改变施加 图3. 反相箝位电路 于箝位引脚的电压，因为箝位电平是放大器闭环增益的函 对于要求增益大于(-)1的电路，设计人员可以选择如何在 数。利用以下等式即可算出正确的箝位电压： 反相级与箝位级之间分配增益。为获得最高精度，应降低 VCH = G × VH VCL = G × VL ICA的工作增益，因为箝位精度是增益的函数，对此下一 节将详述。需要的额外增益可以在反相级中提供。 其中： VCH 为输出箝位电平上限 同相工作 单位增益 VCL 为输出箝位电平下限 对于取代同相OCA的情况，最重要的考虑因素是箝位放大 G 为放大器配置的增益 器的工作增益，因为ICA的输出箝位电平是放大器闭环增 VH 为施加于VH (引脚8)的电压 益的函数。 VL 为施加于VL (引脚5)的电压 Rev. 0 | Page 2 of 4 www.BDTIC.com/ADI AN-402 一般地，为了使箝位电平维持于采用OCA时的水平，施加 失调箝位 于任一箝位引脚的电压应设为箝位电平除以放大器闭环增 有些运算放大器应用需要在输出端提供直流失调电压。这 益之商。例如，如果放大器的工作增益为2，且其箝位电 些一般配置为反相模式，其失调可能由直流电压产生，该 平上限为1V，则施加于V H (引脚8)的电压应为1V/2，即 电压通过求和电阻相加而得，并作为放大器的额外输入。 0.5V。类似地，如果需要将箝位电平下限设为–1V，则施 由于ICA不支持反相模式箝位，因而这种配置不能箝位。 加于VL (引脚5)的电压应为–1 V/2，即–0.5 V。图5所示为增 可以设计同相电路，同时提供增益和失调。然而，由于用 益为2的AD8037的箝位级。 来改变增益和失调的电阻之间存在相互作用，其设计不如 VH 0.1µF 100Ω V IN 0.1µF 8 VH 3 VL 2 图6显示了AD8037的一种同相配置，同时提供箝位和失 10µF 调。电路所示为AD9002的驱动器，这是一种8位125 MSPS 7 AD8036 49.9Ω 反相配置简单。 +5V 模数转换器，图中展示了采用具有失调和箝位功能的 VOUT 6 4 AD8037时需要考虑的因素。AD9002的模拟输入范围为地 5 0.1µF 0.1µF RG 274Ω 10µF 电压至–2V之间。输入偏移该范围的值不能太大，以避免 RF 274Ω VL 吸收过多电流。在地电压附近，输入具有对称性，其幅度 为1 V p-p。 –5V 为使AD8037在增益为2的条件下正常工作，我们依据数据 图5. 增益为2的同相箝位 手册选用了一个301 Ω的反馈电阻。当增益为2时，R1和R3 两个并联电阻必须等于反馈电阻R2。因此 由此可以推断出，箝位电路中的输入失调将随运算放大器 级的增益倍数倍增。为了获得最佳箝位精度，箝位放大器 R1 × R3/(R1 + R3) = R2 = 301 Ω 应设为低增益，需要的任何额外增益则于箝位级之前的另 用于提供失调的基准器件为AD780，其输出为2.5V。为了 一个增益级提供。现实情况下，对于增益不超过10的箝位 算出R3的值，先假定同相输入端的输入为0V。这会强制 级，利用ICA都可以实现优于OCA的精度。 反相输入同样为0V，该值为–1V（与输入中点对应的范围 有关近箝位区失真的讨论仍然适用。箝位窗口必须稍大于 中点），因此，R2中的电流为1V/301Ω或3.32 mA。由于电 最大信号偏移，以尽量减少失真。ADC将在待转换最大信 流不会流入R1或运算放大器的反相输入端，因此，R3中的 号电平与最大过驱信号电平之间形成一个区间，在该区间 电流一定相同。因此 中其指标不会受到影响。箝位电平即应设在这一区域之 2.5 V = (3.32 mA) R3 或 R3 = 750 Ω. 内。 利用以上等式，可计算出R1的值为499 Ω。 +5V 806Ω +5V 0.1µF 100Ω 0.1µF V IN –0.5V to +0.5V 100Ω 3 VH 49.9Ω +5V 10µF 7 AD8037 VL 2 6 –2V to 0V 4 5 10µF 0.1µF AD780 2.5V 0.1µF R2 301Ω R3 750Ω R1 499Ω 1N5712 8 100Ω 806Ω 0.1µF –5V 0.1µF 10µF AD9002 49.9Ω VIN = –2V TO 0V CLAMPING RANGE –2.1V to +0.1V SUBSTRATE DIODE 0.1µF –5.2V –5V 图6. AD8037增益为2，同相失调；驱动AD9002—8位125 MSPS 模数转换器 Rev. 0 | Page 3 of 4 www.BDTIC.com/ADI AN-402 需要对信号进行箝位处理，使输出在任一方向上偏移ADC RF 最大输入信号范围的值不超过100mV。因此，在输出端， 140Ω 高电平箝位应发生于+0.1V，低电平箝位应发生于–2.1V。 由于箝位发生在输入级，因此，输出端的箝位电平不但受 电路增益的影响，同时也受失调的影响。因此，为了取得 目标箝位电平，VH必须在+550mV时偏置，VL则须在–550 mV时偏置。电源与地之间两个电阻806Ω和100Ω形成的分 –VIN +VIN +1 VH +1 VL +1 A2 +1 A1 A VOUT S1 B C 压器用于产生箝位电压。 CH 一般地，输出端的箝位电平可用以下等式计算： VCH = VOFF + G × VH S1 A B C VIN > VH 0 1 0 VL ≤ VIN ≤ VH 1 0 0 VIN < VL 0 0 1 CL VCL = VOFF + G × VL 其中，VOFF为输出端的失调电压。 图7. AD8036/AD8037箝位放大器系统 另外，设置箝位电平需要注意，箝位信号(VH和VL)是交替 同相输入，在常规同相输入超出它们形成的“窗口”时选 用。请参看图7。可以使箝位电压比输入信号的最大偏移 高出和低出100mV，增益为2。因而，VH应比最大输入信 号偏移+0.5 V高50 mV，即+550 mV。类似地，VL应比最小 输入信号偏移-0.5 V低50mV，即-550 mV。两种情况下， 多出的50 mV将乘以2，结果为100 mV，而相同的失调将 同时应用于输入信号和箝位信号。 1N5712肖特基二极管用于保护AD9002中的基底二极管在 加电瞬变期间不发生正向偏置。 其它的考虑 一般地，用于产生VH和VL电压的电阻应保持在低于1k的水 平，这样可以减少偏置电流导致的误差。另外，建议在接 近运算放大器之处用0.1µF电容接地，以旁路VH和VL。如 果未使用两个箝位输入之一或者两者都未使用，则可将相 应的引脚置于悬空，放大器的作用将与无箝位放大器相 同。如果两个箝位引脚之一或两者同时动态驱动，则可以 形成一种非箝位情形。此时，VH可针对正偏移无箝位在 +V处偏置，VL可针对负偏移无箝位在–V处偏置。 结束语 输入箝位放大器(ICA)比输出箝位放大器(OCA)具有更好的 箝位性能。对于多数应用，可用ICA取代OCA，但根据各 种电路的细节，必须进行必要的修改，以成功完成更替。 要成功应用ICA，必须根据具体情况处理各种电路。本文 提到的技术描述了多数常见情况下需要的电路变更。 ©2009 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. E2089–9–11/95 Rev. 0 | Page 4 of 4 www.BDTIC.com/ADI