18 ADC AD7982 特性

18位、1 MSPS PulSAR 7.0 mW
ADC，采用MSOP/QFN封装
AD7982
特性
应用框图示例
应用
2.5V TO 5V 2.5V
IN+
REF VDD VIO
SDI
AD7982
±10V, ±5V, ..
ADA4941
IN–
GND
SCK
SDO
CNV
1.8V TO 5V
3- OR 4-WIRE
INTERFACE
(SPI, CS
DAISY CHAIN)
06513-001
18 位分辨率、无失码
吞吐速率 ：1 MSPS
低功耗
7.0 mW (1 MSPS)
70 μW (10 kSPS)
积分非线性 (INL) ：典型值 ±1 LSB，最大值 ±2 LSB
动态范围 ：99 dB
真差分模拟输入范围 ：±VREF
0 V 至 VREF（VREF 在 2.5 V 至 5.0 V 之间）
可使用任一输入范围
可采用 ADA4941 轻松驱动
无流水线延迟
采用 2.5 V 单电源供电，提供 1.8 V/2.5 V/3 V/5 V 逻辑接口
串行接口 ：SPI®-/QSPI ™ -/MICROWIRE ™ -/DSP- 兼容
以菊花链形式连接多个 ADC，并能提供繁忙指示
10 引脚封装 ：MSOP（MSOP-8 尺寸）和 3 mm × 3 mm QFN
(LFCSP)（SOT-23 尺寸）
图 1.
概述
AD7982 是一款 18 位、逐次逼近型模数转换器 (ADC)，采
用单电源 (VDD) 供电。它内置一个低功耗、高速、18 位
采样 ADC 和一个多功能串行接口端口。在 CNV 上升沿，
AD7982 对 IN+ 与 IN- 引脚之间的电压差进行采样，这两个
引脚上的电压摆幅通常在 0 V 至 VREF 之间、相位相反。基
准电压 (REF) 由外部提供，并且可以独立于电源电压 (VDD)。
其功耗和吞吐量呈线性变化关系。
SPI 兼容串行接口还能够利用 SDI 输入，将几个 ADC 以菊
花链形式连结到一个三线式总线上，并提供一个可选的繁
忙指示。通过独立电源 VIO，该器件可与 1.8V、2.5V、3V
和 5V 逻辑兼容。
电池供电设备
数据采集系统
医疗仪器
地震数据采集系统
AD7982 采 用 10 引 脚 MSOP 封 装 或 10 引 脚 QFN (LFCSP)
封装，工作温度范围为− 40°C 至 +85°C。
表 1. MSOP、QFN (LFCSP)14/16/18 位 PulSAR® ADC
类型
100 kSPS
18 位真差分
16 位真差分
AD7684
250 kSPS
400 kSPS 至 500 kSPS
≥ 1000 kSPS
ADC 驱动器
AD7691
AD7690
AD7982
ADA4941
AD7984
ADA4841
AD7687
16 位伪差分
AD7680
AD7685
AD7683
AD7694
14 位伪差分
AD7940
AD7942
AD7688
ADA4941
AD7693
ADA4841
AD7686
AD7980
AD7946
ADA4841
ADA4841
Rev. A
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113
©2011 Analog Devices, Inc. All rights reserved.
www.BDTIC.com/ADI/
ADI 中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI 不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考 ADI 提供的最
新英文版数据手册。
AD7982
目录
特性 ....................................................................................................1
驱动放大器选择 ........................................................................14
应用 ....................................................................................................1
单端至差分驱动器 ...................................................................15
应用框图示例 ...................................................................................1
基准电压输入 .............................................................................15
概述 .....................................................................................................1
电源 .............................................................................................15
修订历史 ...........................................................................................2
数字接口 .....................................................................................16
技术规格 ...........................................................................................3
CS 模式（三线式且无繁忙指示）..........................................17
时序规格 .......................................................................................5
CS 模式（三线式且有繁忙指示）..........................................18
绝对最大额定值 ...............................................................................6
CS 模式（四线式且无繁忙指示）..........................................19
ESD 警告........................................................................................6
CS 模式（四线式且有繁忙指示）..........................................20
引脚配置和功能描述 ......................................................................7
链模式（无繁忙指示）.............................................................21
术语 .....................................................................................................8
链模式（有繁忙指示）.............................................................22
典型工作特性 ...................................................................................9
应用须知 .........................................................................................23
工作原理 ..........................................................................................12
布局布线 .....................................................................................23
电路信息 .....................................................................................12
评估 AD7982 性能 ....................................................................23
转换器操作 ................................................................................12
外形尺寸 ..........................................................................................24
典型连接图 ................................................................................13
订购指南 .....................................................................................24
模拟输入 .....................................................................................14
修订历史
2007 年 10 月—修订版 0 至修订版 A
更改表 1 和布局 ...............................................................................1
更改表 2 .............................................................................................3
更改布局 ............................................................................................5
更改布局 ............................................................................................6
更改图 5 .............................................................................................7
更改图 18 和图 20 ..........................................................................11
更改图 23 .........................................................................................13
更改图 26 .........................................................................................15
更改“数字接口”部分 ................................................................16
更改图 38 .........................................................................................21
更改图 40 .........................................................................................22
更新“外形尺寸”...........................................................................24
更改“订购指南”...........................................................................24
2007 年 3 月—修订版 0 ：初始版
www.BDTIC.com/ADI/
Rev. A | Page 2 of 24
AD7982
技术规格
除非另有说明，VDD = 2.5 V，VIO = 2.3 V 至 5.5 V，REF = 5 V，TA = − 40°C 至 +85°C。
表2
参数
条件
最小值
典型值
最大值
18
分辨率
单位
位
模拟输入
电压范围
IN+ − IN −
− VREF
+VREF
V
绝对输入电压
IN+，IN −
− 0.1
VREF + 0.1
V
共模输入范围
IN+，IN −
VREF × 0.475
VREF × 0.525
V
VREF × 0.5
模拟输入 CMRR
fIN = 450 kHz
67
dB
25°C 时漏电流
采集阶段
200
nA
输入阻抗
参见“模拟输入”部分
精度
无失码
18
差分线性误差
− 0.85
±0.5
+1.5
LSB1
积分线性误差
−2
±1
+2
LSB1
REF = 5 V
跃迁噪声
位
LSB1
1.05
增益误差（TMIN 至 TMAX）2
− 0.023
+0.004
+0.023
% FS
ppm/°C
增益误差温漂
±1
零误差（TMIN 至 TMAX）2
±100
零温漂
0.5
ppm/°C
90
dB
VDD = 2.5 V ± 5%
电源抑制比
+700
μV
吞吐速率
0
转换速率
瞬态响应
满量程阶跃
1
MSPS
290
ns
交流精度
99
dB3
VREF = 2.5 V
93
dB3
FO = 1 kSPS
129
dB3
98
dB3
fIN = 1 kHz，VREF = 2.5 V，TA = 25°C
92.5
dB3
无杂散动态范围
fIN = 10 kHz
− 115
dB3
总谐波失真 5
fIN = 10 kHz
− 120
dB3
信纳比
fIN = 1 kHz，VREF = 5 V，TA = 25°C
97
dB3
VREF = 5 V
动态范围
过采样动态范围
fIN = 1 kHz，VREF = 5 V，TA = 25°C
信噪比
1
2
3
4
5
4
97
95.5
LSB 表示最低有效位。±5 V 输入范围时，1 LSB = 38.15 μV。
参见“术语”部分。这些规格包括整个温度范围内的波动，但不包括外部基准电压源的误差贡献。
除非另有说明，所有用分贝 (dB) 表示的规格均参考满量程输入 FSR，并用低于满量程 0.5 dB 的输入信号进行测试。
动态范围的获得方式是 ADC 以吞吐速率 Fs 为 1 MSPS 执行过采样，然后使用 FO 的输出字速率执行数字后滤波。
生产时在 fIN = 1 kHz 下执行全面测试。
www.BDTIC.com/ADI/
Rev. A | Page 3 of 24
AD7982
除非另有说明，VDD = 2.5 V，VIO = 2.3 V 至 5.5 V，REF = 5 V，TA = − 40°C 至 +85°C。
表3
参数
条件
最小值
典型值
最大值
单位
5.1
V
基准电压
2.4
电压范围
负载电流
1 MSPS，REF = 5 V
350
μA
10
MHz
2
ns
采样动态性能
− 3 dB 输入带宽
孔径延迟
VDD = 2.5 V
数字输入
逻辑电平
VIL
VIO > 3 V
–0.3
+0.3 × VIO
V
VIH
VIO > 3 V
0.7 × VIO
VIO + 0.3
V
VIL
VIO ≤ 3 V
–0.3
+0.1 × VIO
V
VIH
VIO ≤ 3 V
0.9 × VIO
VIO + 0.3
V
IIL
–1
+1
μA
IIH
–1
+1
μA
数字输出
串行 18 位二进制补码
数据格式
流水线延迟
转换完成后转换结果立即可用
VOL
ISINK = +500 μA
VOH
ISOURCE = − 500 μA
0.4
VIO − 0.3
V
V
电源
VDD
2.375
VIO
2.3
额定性能
1.8
VIO 范围
5.5
V
5.5
V
0.35
功耗
10 kSPS 吞吐速率
70
86
μW
1 MSPS 吞吐速率
7.0
86
mW
μA
7.0
nJ/ 采样
3
额定性能
3
V
VDD 和 VIO = 2.5 V，25°C
温度范围
2
2.625
待机电流 1，2
每次转换的能量
1
2.5
TMIN 至 TMAX
–40
+85
根据需要，所有数字输入强制接 VIO 或 GND。
在采集阶段。
欲了解温度范围，请联系 ADI 公司销售代表。
www.BDTIC.com/ADI/
Rev. A | Page 4 of 24
°C
AD7982
时序规格
除非另有说明，TA = − 40°C 至 +85°C，VDD = 2.37 V 至 2.63 V，VIO = 2.3 V 至 5.5 V。1
表4
参数
转换时间 ：CNV 上升沿至数据可用
采集时间
转换间隔时间
CNV 脉冲宽度（CS 模式）
SCK 周期（CS 模式）
VIO 高于 4.5 V
VIO 高于 3 V
VIO 高于 2.7 V
VIO 高于 2.3 V
SCK 周期（链模式）
VIO 高于 4.5 V
VIO 高于 3 V
VIO 高于 2.7 V
VIO 高于 2.3 V
SCK 低电平时间
SCK 高电平时间
SCK 下降沿至数据仍然有效
SCK 下降沿至数据有效延迟时间
VIO 高于 4.5 V
VIO 高于 3 V
VIO 高于 2.7 V
VIO 高于 2.3 V
CNV 或 SDI 低电平至 SDO D15 MSB 有效（CS 模式）
VIO 高于 3 V
VIO 高于 2.3 V
CNV 或 SDI 高电平或最后一个 SCK 下降沿至 SDO 高阻态（CS 模式）
CNV 上升沿至 SDI 有效建立时间
CNV 上升沿至 SDI 有效保持时间（CS 模式）
CNV 上升沿至 SDI 有效保持时间（链模式）
CNV 上升沿至 SCK 有效建立时间（链模式）
CNV 上升沿至 SCK 有效保持时间（链模式）
SCK 下降沿至 SDI 有效建立时间（链模式）
SCK 下降沿至 SDI 有效保持时间（链模式）
SDI 高电平至 SDO 高电平（链模式且有繁忙指示）
最小值
500
290
1000
10
典型值
最大值
710
单位
ns
ns
ns
ns
10.5
12
13
15
ns
ns
ns
ns
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
10
15
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
tEN
tDIS
tSSDICNV
tHSDICNV
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
5
2
0
5
5
2
3
15
负载条件参见图 2 和图 3。
IOL
Y% VIO1
X% VIO1
tDELAY
TO SDO
1.4V
CL
20pF
500µA
IOH
tDELAY
VIH2
VIL2
VIH2
VIL2
1FOR VIO ≤ 3.0V, X = 90, AND Y = 10; FOR VIO > 3.0V, X = 70, AND Y = 30.
2MINIMUM V AND MAXIMUM V USED. SEE DIGITAL INPUTS
IH
IL
SPECIFICATIONS IN TABLE 3.
图 2. 数字接口时序的负载电路
图 3. 时序的电平
www.BDTIC.com/ADI/
Rev. A | Page 5 of 24
06513-003
500µA
06513-002
1
符号
tCONV
tACQ
tCYC
tCNVH
tSCK
AD7982
绝对最大额定值
表5
− 0.3 V 至 VREF + 0.3 V
或 ±130 mA
注意，超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值，不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下，器件能
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
REF、VIO 至 GND
− 0.3 V 至 +6.0 V
ESD 警告
VDD 至 GND
− 0.3 V 至 +3.0 V
ESD（静电放电）敏感器件。
VDD 至 VIO
+3 V 至 -6 V
带电器件和电路板可能会在没有察觉的情况
下放电。尽管本产品具有专利或专有保护电
路，但在遇到高能量 ESD 时，器件可能会损坏。
因此，应当采取适当的 ESD 防范措施，以避
免器件性能下降或功能丧失。
参数
额定值
模拟输入
IN+、IN −至 GND1
电源电压
数字输入至 GND
− 0.3 V 至 VIO + 0.3 V
数字输出至 GND
− 0.3 V 至 VIO + 0.3 V
存储温度范围
-65°C 至 +150°C
结温
150°C
θJA 热阻
10 引脚 MSOP
200°C/W
10 引脚 QFN (LFCSP_WD)
48.7°C/W
θJC 热阻
10 引脚 MSOP
44°C/W
10 引脚 QFN (LFCSP_WD)
2.96°C/W
引脚温度
1
气相（60 秒）
215°C
红外（15 秒）
215°C
有关 IN+ 和 IN −的解释，请参见“模拟输入”部分。
www.BDTIC.com/ADI/
Rev. A | Page 6 of 24
AD7982
引脚配置和功能描述
REF 1
VIO
9
SDI
VDD 2
8
SCK
IN+ 3
7
SDO
IN– 4
6
CNV
IN+ 3
IN– 4
AD7982
TOP VIEW
(Not to Scale)
GND 5
10 VIO
AD7982
TOP VIEW
GND 5
图 4. 10 引脚 MSOP 引脚配置
9
SDI
8
SCK
7
SDO
6
CNV
06513-005
10
06513-004
REF 1
VDD 2
图 5. 10 引脚 QFN (LFCSP) 引脚配置
表 6. 引脚功能描述
1
引脚编号
引脚名称
类型 1
描述
1
REF
AI
基准输入电压。REF 范围为 2.4 V 至 5.1 V。此引脚参考 GND 引脚，应靠近使用 10 μF 电容
去耦至 GND 引脚。
2
VDD
P
电源。
3
IN+
AI
正向差分模拟输入。
4
IN −
AI
负向差分模拟输入。
5
GND
P
电源地。
6
CNV
DI
转换输入。此输入具有多个功能。在上升沿可启动转换并选择器件的接口模式 ：链模式
或 CS 模式。CS 模式下，CNV 为低电平时 SDO 引脚使能。链模式下，数据应在 CNV 为高
电平时读取。
7
SDO
DO
串行数据输出。转换结果通过此引脚输出，与 SCK 同步。
8
SCK
DI
串行数据时钟输入。器件被选择时，转换结果通过此时钟移出。
9
SDI
DI
串行数据输入。此输入提供多个功能。如下选择 ADC 接口模式 ：
如果 SDI 在 CNV 上升沿期间为低电平，则选择链模式。此模式下，SDI 用作数据输入，以
将两个或更多 ADC 的转换结果以菊花链方式传输到单一 SDO 线路上。SDI 上的数字数据
电平通过 SDO 输出，延迟 18 个 SCK 周期。
如果 SDI 在 CNV 上升沿期间为高电平，则选择 CS 模式。此模式下，SDI 或 CNV 在低电平
时均可使能串行输出信号。当转换完成时，如果 SDI 或 CNV 为低电平，繁忙指示功能被使能。
10
VIO
P
输入 / 输出接口数字电源。此引脚的标称电源与主机接口电源相同（1.8 V、2.5 V、3 V 或 5 V）。
AI = 模拟输入，DI = 数字输入，DO = 数字输出，而 P = 电源。
www.BDTIC.com/ADI/
Rev. A | Page 7 of 24
AD7982
术语
积分非线性误差 (INL)
INL 是指每个码与一条从负满量程画到正满量程的直线偏
差。用作负满量程的该点出现在第一个码跃迁之前的 ½
LSB 处。正满量程定义为超出最后一个码跃迁 1½ LSB 的
一个电平。从各码的中心到该直线的距离即为偏差（见图
22）。
微分非线性误差 (DNL)
在一个理想 ADC 中，码跃迁相距 1 LSB。DNL 是指实际值
与此理想值的最大偏差。经常用保证无失码的分辨率来描
述这一规格。
零误差
理想中间电平电压（即 0 V）与产生中间电平输出码（即 0
LSB）的实际电压之差称为零电平误差。
增益误差
当模拟电压高于标称负满量程 ½ LSB 时（对于 ±5 V 范围来
说，应在 − 4.999981 V），发生第一个码跃迁（从 100 ... 00
跃迁至 100 ... 01）。当模拟电压低于标称正满量程 1½ LSB
时（对于 ±5 V 范围来说，应在 +4.999943 V），发生最后一
个码跃迁（从 011 … 10 跃迁至 011 … 11）。增益误差指最
后一个跃迁的实际电平与第一个跃迁的实际电平之差与二
者的理想电平之差的偏差。
无杂散动态范围 (SFDR)
SFDR 指输入信号与峰值杂散信号的均方根幅值之差，用分
贝 (dB) 表示。
有效位数 (ENOB)
ENOB 指利用正弦波输入测得的分辨率。与 SINAD 的关系
如下 ：
有效分辨率
有效分辨率的计算公式如下 ：
有效分辨率 = log2(2N / 均方根输入噪声 )
它用位表示。
总谐波失真 (THD)
THD 指前五个谐波成分的均方根和与满量程输入信号的均
方根值之比，用分贝 (dB) 表示。
动态范围
动态范围指满量程的均方根值与输入短接在一起时测得的
总均方根噪声之比，用分贝 (dB) 表示。它使用− 60 dBF 下
的信号测得，因此包括所有噪声源和 DNL 伪像。
信噪比 (SNR)
SNR 指实际输入信号的均方根值与奈奎斯特频率以下除谐
波和直流以外所有其它频谱成分的均方根和之比，用分贝
(dB) 表示。
信纳比 (SINAD)
SINAD 指实际输入信号的均方根值与奈奎斯特频率以下包
括谐波但直流除外的所有其它频谱成分的均方根和之比，
用分贝 (dB) 表示。
孔径延迟
孔径延迟用于衡量采集性能，指从 CNV 输入的上升沿到输
入信号被保持以用于转换的时间。
瞬态响应
瞬态响应是指施加满量程阶跃信号之后，ADC 对输入进行
精确采集所需的时间。
ENOB = (SINAD dB − 1.76)/6.02
它用位表示。
无噪声代码分辨率
无噪声代码分辨率是指这样一个位数，如果超过该位数，
则无法明确无误地解析各个代码，其计算公式为 ：
无噪声代码分辨率 = log2(2N / 峰峰值噪声 )
它用位表示。
www.BDTIC.com/ADI/
Rev. A | Page 8 of 24
AD7982
典型工作特性
VDD = 2.5 V，REF = 5.0 V，VIO = 3.3 V。
1.5
1.0
1.0
0.5
0.5
0
–0.5
0
–0.5
–1.0
–1.0
–1.5
–1.5
0
65536
131072
CODE
196608
262144
–2.0
06513-006
0
65536
图 6. 积分非线性与代码的关系
44806
43239
45000
50975
40000
35000
40000
COUNTS
32476
29064
30000
20000
30000
25000
20013
20000
16682
15000
10000
9064
7795
3FFF0
0
29
3FFF2
745
881
3FFF4
3FFF6
CODE IN HEX
3FFF8
43
3FFFA
0
0
3FFFC
06513-007
5000
0
0
SNR (dB REFERRED TO FULL SCALE)
–100
–120
–140
–160
100
200
300
FREQUENCY (kHz)
400
500
0
1
2
3
222
4
5
6
7
8
9
7
A
0
0
C
D B
99
98
97
96
95
94
93
92
91
90
–10
06513-008
AMPLITUDE (dB OF FULL SCALE)
SNR = 97.3dB
THD = –121.8dB
SFDR = 120.2dB
SINAD = 97.3dB
–80
0
145
100
fS = 1MSPS
fIN = 2kHz
–60
7
图 10. 一个直流输入的直方图（码跃迁）
0
–40
0
CODE IN HEX
图 7. 一个直流输入的直方图（码中心）
–20
3158
2793
0
06513-010
10000
–180
262144
50000
50000
0
196608
图 9. 微分非线性与代码的关系
60000
COUNTS
131072
CODE
图 8. FFT 曲线图
–9
–8
–7
–6
–5
–4
–3
INPUT LEVEL (dB)
图 11. SNR 与输入电平的关系
www.BDTIC.com/ADI/
Rev. A | Page 9 of 24
–2
–1
0
06513-032
–2.0
POSITIVE INL: +0.46 LSB
NEGATIVE INL: –0.49 LSB
1.5
DNL (LSB)
INL (LSB)
2.0
POSITIVE INL: +0.79 LSB
NEGATIVE INL: –0.68 LSB
06513-009
2.0
AD7982
100
18
SNR, SINAD
130
–105
125
17
120
SFDR
115
–115
110
–120
85
THD
15
105
2.75
3.25
3.75
4.25
REFERENCE VOLTAGE (V)
4.75
14
5.25
06513-034
–125
–130
2.25
图 12. SNR、SINAD 和 ENOB 与基准电压的关系
98
–117
96
–119
THD (dB)
–115
100
5.25
4.75
94
92
–121
–123
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
–125
–55
06513-042
–35
图 13. SNR 与温度的关系
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
06513-041
SNR (dB)
3.25
3.75
4.25
REFERENCE VOLTAGE (V)
图 15. THD、SFDR 与基准电压的关系
100
90
–55
2.75
1000
06513-030
80
2.25
SFDR (dB)
16
ENOB
THD (dB)
90
ENOB (Bits)
SNR, SINAD (dB)
–110
06513-033
95
–100
图 16. THD 与温度的关系
100
–80
–85
–90
95
THD (dB)
90
–100
–105
–110
85
–115
–120
80
0.1
1
10
FREQUENCY (kHz)
100
1000
06513-031
SINAD (dB)
–95
图 14. SINAD 与频率的关系
–125
0.1
1
10
FREQUENCY (kHz)
100
图 17. THD 与频率的关系
www.BDTIC.com/ADI/
Rev. A | Page 10 of 24
AD7982
1.4
1.4
IVDD
IVDD
1.0
0.8
0.6
IREF
0.4
IVIO
0.2
0
2.375
2.425
1.0
0.8
0.6
IREF
0.4
IVIO
0.2
2.475
2.525
SUPPLY VOLTAGE (V)
2.575
2.625
图 18. 工作电流与电源电压的关系
0
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
图 20. 工作电流与温度的关系
8
6
5
4
3
IVDD + IVIO
2
1
0
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
06513-038
POWER-DOWN CURRENTS (µA)
7
图 19. 关断电流与温度的关系
www.BDTIC.com/ADI/
Rev. A | Page 11 of 24
85
105
125
06513-035
OPERATING CURRENTS (mA)
1.2
06513-036
OPERATING CURRENTS (mA)
1.2
AD7982
工作原理
IN+
SWITCHES CONTROL
LSB
MSB
131,072C
REF
65,536C
4C
2C
C
SW+
C
COMP
GND
131,072C
65,536C
4C
2C
C
C
BUSY
OUTPUT CODE
LSB
SW–
CNV
06513-011
MSB
CONTROL
LOGIC
IN–
图 21. ADC 简化电路图
电路信息
AD7982 是一款快速、低功耗、单电源、精密 18 位 ADC，
使用逐次逼近型架构，
AD7982 每秒能够转换 1,000,000 个样本 (1 MSPS)，两次转
换之间器件关断。以 10 kSPS 速率工作时，典型功耗为 70
μW，非常适合电池供电的应用。
AD7982 为用户提供片内采样保持，没有任何流水线延迟，
堪称多路复用多通道应用的理想之选。
AD7982 可与任何 1.8 V 至 5 V 数字逻辑系列接口，提供 10
引脚 MSOP 封装或小型 10 引脚 QFN (LFCSP) 封装，节省
空间，配置灵活。
它与 16 位 AD7980 引脚兼容。
在采集阶段，与比较器输入端相连的阵列端子通过 SW+ 和
SW- 连接到 GND。所有独立开关都连接到模拟输入端。因
此，电容阵列用作采样电容，并采集 IN+ 和 IN −输入端的
模拟信号。当采集阶段完成且 CNV 输入变为高电平时，就
会启动转换阶段。当转换阶段开始时，SW+ 和 SW- 首先断开。
然后，两个电容阵列从输入端断开，并连接到 GND 输入端。
因此，采集阶段结束时捕获的输入（IN+ 和 IN − ）之间的
差分电压施加于比较器输入端，导致比较器不平衡。通过
在 GND 与 REF 之间切换电容阵列的各元件，比较器输入
将 按 照 二 进 制 加 权 电 压 步 进（VREF/2、VREF/4 ... VREF/262，
144）变化。控制逻辑从 MSB 开始切换这些开关，以便使
比较器重新回到平衡状态。完成此过程后，器件返回采集
阶段，而控制逻辑将产生 ADC 输出码和繁忙信号指示。
AD7982 具有一个片上转换时钟，因此转换过程不需要串行
时钟 SCK。
转换器操作
AD7982 是一款基于电荷再分配 DAC 的逐次逼近型 ADC。
图 21 显示了该 ADC 的简化电路图。容性 DAC 包含两个完
全相同的 18 位二进制加权电容阵列，分别连接到比较器的
两个输入端。
www.BDTIC.com/ADI/
Rev. A | Page 12 of 24
AD7982
表 7. 输出码和理想输入电压
传递函数
011...111
011...110
011...101
1
2
100...010
100...001
–FSR + 1 LSB
–FSR + 0.5 LSB
描述
模拟输入
VREF = 5 V
数字输出码
（十六进制）
FSR – 1 LSB
+4.999962 V
0x1FFFF1
中间电平 + 1 LSB
+38.15 μV
0x00001
中间电平
0V
0x00000
中间电平 – 1 LSB
− 38.15 μV
0x3FFFF
–FSR + 1 LSB
− 4.999962 V
0x20001
–FSR
− 5V
0x200002
这也是超量程模拟输入（VIN+ − VIN −高于 VREF − VGND）对应的代码。
这也是欠量程模拟输入（VIN+ − VIN −低于 VGND）对应的代码。
典型连接图
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
图 23 所示的例子为采用多个电源时 AD7982 的建议连接图。
图 22. ADC 理想传递函数
V+
REF1
2.5V
10µF2
100nF
V+
1.8V TO 5V
100nF
20Ω
0 TO VREF
REF
2.7nF
V–
V+
VDD
AD7982
4
IN–
20Ω
VREF TO 0
ADA48412, 3
VIO
SDI
IN+
GND
SCK
SDO
3-WIRE INTERFACE
CNV
2.7nF
V–
4
NOTES
1SEE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
2C
REF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
SEE RECOMMENDED LAYOUT FIGURE 41 AND FIGURE 42.
3SEE DRIVER AMPLIFIER CHOICE SECTION.
4OPTIONAL FILTER. SEE ANALOG INPUT SECTION.
06513-013
100...000
–FSR
06513-012
ADC CODE (TWOS COMPLEMENT)
AD7982 的理想传递特性如图 22 和表 7 所示。
图 23. 采用多个电源的典型应用电路
www.BDTIC.com/ADI/
Rev. A | Page 13 of 24
AD7982
模拟输入
图 24 显示了 AD7982 输入结构的等效电路。
两个二极管 D1 和 D2 为模拟输入 IN+ 和 IN − 提供 ESD 保
护。需要注意，模拟输入信号的电压值不能比基准输入电
压 (REF) 高 0.3V 以上。如果模拟输入信号的电压超过这一
水平，二极管将呈正偏并开始传导电流。这些二极管可以
处理最高 130 mA 的正偏电流。然而，如果输入缓冲器的
供电电压（例如 ：图 23 所示的 ADA4841 的供电电压）与
REF 不同，则模拟输入信号的电压可能比电源电压高超过
（例如输入缓冲器短路）电流限制可以保护器件。
0.3V。此时，
阻抗会显著影响交流特性，特别是 THD。直流特性对输入
阻抗的敏感度相对较低。最大的源阻抗取决于可容许的总
谐波失真 (THD)。THD 性能下降程度是源阻抗和最大输入
频率的函数。
驱动放大器选择
虽然 AD7982 很容易驱动，但驱动放大器必须满足下列要求：
驱动放大器所产生的噪声必须足够低，以保持 AD7982
的 SNR 和 转 换 噪 声 性 能。 来 自 驱 动 器 的 噪 声 由 RIN
和 CIN 所构成的 AD7982 模拟输入电路单极低通滤波
器进行滤波，或者由外部滤波器（如有）进行滤波。
AD7982 的典型噪声为 40 μV rms，因此放大器引起的
SNR 性能降低为 ：
•
REF
D1
IN+ OR IN–
CIN
D2
06513-014
CPIN
RIN
GND
图 24. 等效模拟输入电路
模拟输入结构支持 IN+ 和 IN −之间真差分信号的采样。借
助这些差分输入，可以抑制两个输入端的共模信号。
90
f–3dB 为 AD7982 的输入带宽 (10 MHz)，单位为兆赫，或者
是输入滤波器（如有）的截止频率。
N 为放大器的噪声增益（例如，缓冲器配置时为 1）。
85
eN 为运算放大器的等效输入噪声电压，单位为 nV/ √ Hz。
80
CMRR (dB)
其中 ：
75
•
对于交流应用，驱动器的 THD 性能应与 AD7982 相当。
•
对于多通道、多路复用应用，驱动放大器和 AD7982
模拟输入电路必须使电容阵列以 18 位水平 (0.0004%，
4 ppm) 建立满量程阶跃。在放大器的数据手册中，更
常见的是规定 0.1% 至 0.01% 的建立时间。这可能与 18
位水平的建立时间显著不同，因此选择之前应进行验
证。
70
60
1
10
100
FREQUENCY (kHz)
1000
10000
06513-040
65
表 8. 推荐的驱动放大器
图 25. 模拟输入 CMRR 与频率的关系
在采集阶段，模拟输入（IN+ 或 IN − ）的阻抗可以看成是
由 RIN 和 CIN 串联构成的网络与电容 CPIN 的并联组合。CPIN
主要包括引脚电容。RIN 典型值为 400 Ω，是由串联电阻与
开关的导通电阻构成的集总元件。CIN 典型值为 30 pF，主
要包括 ADC 采样电容。
在采样阶段，开关闭合时，输入阻抗受限于 CPIN。RIN 和
CIN 构成一个单极低通滤波器，可以降低不良混叠效应并限
制噪声。
放大器
典型应用
ADA4941
极低噪声、低功耗、单端至差分
ADA4841
极低噪声、小尺寸、低功耗
AD8021
极低噪声、高频
AD8022
低噪声、高频
OP184
低功耗、低噪声、低频
AD8655
5 V 单电源、低噪声
AD8605，AD8615
5 V 单电源、低功耗
当驱动电路的源阻抗较低时，可以直接驱动 AD7982。高源
www.BDTIC.com/ADI/
Rev. A | Page 14 of 24
AD7982
单端至差分驱动器
电源
对于使用单端模拟信号（双极性或单极性）的应用，单端
至差分驱动器 ADA4941 可以为该器件提供差分输入，原理
图见图 26。
AD7982 使用两个电源引脚 ：内核电源 (VDD) 以及数字输
入 / 输出接口电源 (VIO)。VIO 可以与 1.8 V 至 5.5 V 的任
何逻辑直接接口。为减少所需的电源数，VIO 和 VDD 引
脚可以连在一起。AD7982 中 VIO 和 VDD 的电源时序无关。
此外，该器件在很宽的频率范围内对电源变化非常不敏感，
如图 27 所示。
R3 和 R4 设置 ADC 的 IN − 输入的共模电压，R5 和 R6 设
置 ADC 的 IN+ 输入的共模电压。共模电压应靠近 VREF/2。
例如，对于使用单电源的 ±10 V 范围，R3 = 8.45 kΩ，R4 =
11.8 kΩ，R5 = 10.5 kΩ 且 R6 = 9.76 kΩ。
R4
+5V REF
10µF
+5.2V
100nF
REF
OUTN
20Ω
2.7nF
2.7nF
OUTP
100nF
85
20Ω
IN
REF
65
VDD
60
AD7982
IN–
75
70
+2.5V
IN+
80
1
GND
ADA4941
1000
为确保最佳性能，VDD 应大致为基准输入电压 REF 的一半。
例如，如果 REF 为 5.0 V，VDD 应设置为 2.5 V (±5%)。
–0.2V
R2
CF
06513-015
图 26. 单端至差分驱动器电路
AD7982 在每个转换阶段结束时自动关断，因此功耗与采样
速率成线性比例关系。这使得该器件非常适合低采样速率
（甚至几赫兹）和电池供电的应用。
10.000
基准电压输入
AD7982 基准电压输入 REF 具有动态输入阻抗，因此应利
用低阻抗源驱动，REF 与 GND 引脚之间应有效去耦，如“布
局布线”部分所述。
利用极低阻抗源（例如使用 AD8031 或 AD8605 的基准电压
缓冲器）驱动 REF 时，10 μF（X5R，0805 尺寸）陶瓷芯片
电容可实现最佳性能。
如果使用无缓冲基准电压，去耦值取决于所使用的基准电
压源。例如，使用低温漂基准电压源 ADR43x 时，22 μF（X5R，
1206 尺寸）陶瓷芯片电容可实现最佳性能。
OPERATING CURRENTS (mA)
R1
100
FREQUENCY (kHz)
图 27. PSRR 与频率的关系
FB
±10V,
±5V, ..
10
06513-039
R6
R3
90
如果需要，可以使用低至 2.2 μF 的基准电压去耦电容，它
对性能（特别是 DNL）的影响极小。
无论如何，REF 与 GND 引脚之间不需要额外的低值陶瓷去
耦电容（如 100 nF）。
1.000
IVDD
0.100
IREF
IVIO
0.010
0.001
10000
100000
SAMPLING RATE (SPS)
图 28. 工作电流与采样速率的关系
www.BDTIC.com/ADI/
Rev. A | Page 15 of 24
1000000
06513-037
R5
95
PSRR (dB)
R1 和 R2 设置输入范围与 ADC 范围 (VREF) 之间的衰减比。
R1、R2 和 CF 根据所需的输入电阻、信号带宽、抗混叠和
噪声贡献进行选择。例如，对于 ±10 V 范围和 4 kΩ 阻抗，
R2 = 1 kΩ，R1 = 4 kΩ。
AD7982
数字接口
尽管引脚数很少，AD7982 在串行接口模式上仍具有灵活性。
CS 模式下，AD7982 与 SPI、QSPI、数字主机和 DSP 兼容。
此模式下，AD7982 可使用三线式或四线式接口。三线式接
口使用 CNV、SCK 和 SDO 信号，可将线路连接减至最少，
在隔离应用中非常有用。四线式接口使用 SDI、CNV、SCK
和 SDO 信号，用于启动转换的 CNV 与回读时序 (SDI) 独立，
这在低抖动采样或同步采样应用中很有用。
链模式下，AD7982 提供菊花链特性，利用 SDI 输入可在类
似移位寄存器的单条数据线上实现多个 ADC 的级联。
器件工作模式取决于 CNV 上升沿出现时的 SDI 电平。如果
SDI 为高电平，选择 CS 模式，而如果 SDI 为低电平，则选
择链模式。SDI 保持时间是当 SDI 和 CNV 连接在一起时，
始终选择链模式。
任一模式下，AD7982 均提供在数据位前强制加入起始位的
选项。此起始位可用作繁忙信号指示，以中断数字主机并
触发数据读取。如果无繁忙指示，用户必须在回读前等待
最大转换时间。
繁忙指示功能在下列情况下使能 ：
•
CS 模式下，如果 ADC 转换结束时 CNV 或 SDI 为低电
平（参见图 32 和图 36）。
•
链模式下，如果 CNV 上升沿期间 SCK 为高电平（参
见图 40）。
www.BDTIC.com/ADI/
Rev. A | Page 16 of 24
AD7982
CS 模式（三线式且无繁忙指示）
繁忙信号指示。转换完成后，AD7982 进入采集阶段并关断。
CNV 变为低电平时，MSB 输出至 SDO。剩余数据位在随
后的 SCK 下降沿逐个输出。数据在 SCK 的上升沿和下降沿
均有效。虽然上升沿可以用于捕捉数据，但使用 SCK 下降
沿的数字主机能实现更快的读取速率，只要它具有合理的
保持时间。在第 18 个 SCK 下降沿之后，或者当 CNV 变为
高电平时（以最先出现者为准），SDO 返回高阻态。
在将单个 AD7982 连接到 SPI 兼容数字主机时，通常会使
用此模式。连接图如图 29 所示，相应的时序如图 30 所示。
将 SDI 连接到 VIO 时，CNV 上的上升沿启动转换，选择
CS 模 式， 并 强 制 SDO 进 入 高 阻 态。 启 动 转 换 后， 无 论
CNV 为何状态，转换都会执行到完成为止。这点非常有用，
例如可用于拉低 CNV 来选择其它 SPI 器件，如模拟多路复
用器 ；不过，在最小转换时间逝去前，CNV 必须返回高电
平，接着在最大可能转换时间内保持高电平，以避免生成
CONVERT
DIGITAL HOST
CNV
VIO
SDI
AD7982
DATA IN
SDO
06513-016
SCK
CLK
图 29. CS 模式 ( 三线式且无繁忙指示 ) 连接图（SDI 高电平）
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
16
tHSDO
18
tSCKH
tDSDO
tEN
SDO
17
D17
D16
D15
tDIS
D1
D0
图 30. CS 模式（三线式且无繁忙指示）串行接口时序（SDI 高电平）
www.BDTIC.com/ADI/
Rev. A | Page 17 of 24
06513-017
SCK
AD7982
CS 模式（三线式且有繁忙指示）
转换完成时，SDO 从高阻态变为低阻态。结合 SDO 线路
上的上拉，此转换可用作中断信号，以启动由数字主机控
制的数据读取。AD7982 接着进入采集阶段并关断。数据位
则在随后的 SCK 下降沿逐个输出，MSB 优先。数据在 SCK
的上升沿和下降沿均有效。虽然上升沿可以用于捕捉数据，
但使用 SCK 下降沿的数字主机能实现更快的读取速率，只
要它具有合理的保持时间。在可选的第 19 个 SCK 下降沿
之后，或者当 CNV 变为高电平时（以最先发生者为准），
SDO 返回高阻态。
在将单个 AD7982 连接到具有中断输入的 SPI 兼容数字主
机时，通常会使用此模式。
连接图如图 31 所示，相应的时序如图 32 所示。
将 SDI 连接到 VIO 时，CNV 上的上升沿启动转换，选择
CS 模式，并强制 SDO 进入高阻态。无论 CNV 状态如何，
SDO 都会保持高阻态，直至转换完成。最小转换时间之前，
CNV 可用于选择其它 SPI 器件，如模拟多路复用器，但
CNV 必须在最小转换时间逝去前返回低电平，接着在最大
可能转换时间内保持低电平，以保证生成繁忙信号指示。
如果同时选择多个 AD7982，SDO 输出引脚可在不造成损
坏或引起闩锁的情况下处理此竞争。同时，建议此竞争尽
可能短暂，以限制额外功耗。
CONVERT
VIO
CNV
SDI
DIGITAL HOST
47kΩ
AD7982
DATA IN
SDO
IRQ
SCK
06513-018
VIO
CLK
图 31. CS 模式（三线式且有繁忙指示）连接图（SDI 高电平）
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
17
tHSDO
18
19
tSCKH
tDSDO
SDO
D17
D16
tDIS
D1
D0
图 32. CS 模式（三线式且有繁忙指示）串行接口时序（SDI 高电平）
www.BDTIC.com/ADI/
Rev. A | Page 18 of 24
06513-019
SCK
AD7982
CS 模式（四线式且无繁忙指示）
必须在最小转换时间逝去前返回高电平，接着在最大可能
转换时间内保持高电平，以避免生成繁忙信号指示。转换
完成后，AD7982 进入采集阶段并关断。每个 ADC 结果可
通过将 SDI 输入拉低来读取，从而将 MSB 输出至 SDO。剩
余数据位则在随后的 SCK 下降沿逐个输出。数据在 SCK 的
上升沿和下降沿均有效。虽然上升沿可以用于捕捉数据，
但使用 SCK 下降沿的数字主机能实现更快的读取速率，只
要它具有合理的保持时间。在第 18 个 SCK 下降沿之后，
或者当 SDI 变为高电平时（以最先出现者为准），SDO 返
回高阻态，可读取另一个 AD7982。
在将多个 AD7982 连接到 SPI 兼容数字主机时，通常会使
用此模式。
使用两个 AD7982 的连接图示例如图 33 所示，相应的时序
如图 34 所示。
将 SDI 置为高电平时，CNV 上的上升沿启动转换，选择
CS 模式，并强制 SDO 进入高阻态。此模式下，CNV 在转
换阶段和随后的数据回读期间必须保持高电平。（如果 SDI
和 CNV 为低电平，SDO 变为低电平。）最小转换时间之前，
SDI 可用于选择其它 SPI 器件，如模拟多路复用器，但 SDI
CS2
CS1
CONVERT
CNV
AD7982
SDO
SDI
AD7982
SCK
DIGITAL HOST
SDO
SCK
DATA IN
CLK
06513-020
SDI
CNV
图 33. CS 模式（四线式且无繁忙指示）连接图
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI(CS1)
tHSDICNV
SDI(CS2)
tSCK
tSCKL
1
tEN
SDO
2
tHSDO
D17
3
16
tDSDO
D16
D15
17
18
19
20
34
35
36
tSCKH
tDIS
D1
D0
D17
D16
D1
图 34. CS 模式（四线式且无繁忙指示）串行接口时序
www.BDTIC.com/ADI/
Rev. A | Page 19 of 24
D0
06513-021
SCK
AD7982
CS 模式（四线式且有繁忙指示）
必须在最小转换时间逝去前返回低电平，接着在最大可能
转换时间内保持低电平，以保证生成繁忙信号指示。转换
完成时，SDO 从高阻态变为低阻态。结合 SDO 线路上的上
拉，此转换可用作中断信号，以启动由数字主机控制的数
据回读。AD7982 接着进入采集阶段并关断。数据位则在随
后的 SCK 下降沿逐个输出，MSB 优先。数据在 SCK 的上
升沿和下降沿均有效。虽然上升沿可以用于捕捉数据，但
使用 SCK 下降沿的数字主机能实现更快的读取速率，只要
它具有合理的保持时间。在可选的第 19 个 SCK 下降沿或
者 SDI 变为高电平之后（以最先出现者为准），SDO 返回
高阻态。
在将单个 AD7982 连接到具有中断输入的 SPI 兼容数字主
机时，以及用于采样模拟输入的 CNV 与用于选择数据读取
的信号需要相互保持独立时，通常会使用此模式。该独立
性在需要 CNV 低抖动的应用中尤其重要。
连接图如图 35 所示，相应的时序如图 36 所示。
将 SDI 置为高电平时，CNV 上的上升沿启动转换，选择
CS 模式，并强制 SDO 进入高阻态。此模式下，CNV 在转
换阶段和随后的数据回读期间必须保持高电平。（如果 SDI
和 CNV 为低电平，SDO 变为低电平。）最小转换时间之前，
SDI 可用于选择其它 SPI 器件，如模拟多路复用器，但 SDI
CS1
CONVERT
VIO
CNV
AD7982
DATA IN
SDO
IRQ
SCK
06513-022
SDI
DIGITAL HOST
47kΩ
CLK
图 35. CS 模式模式（四线式且有繁忙指示）连接图
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI
tSCK
tHSDICNV
tSCKL
1
2
3
tHSDO
SDO
tEN
17
18
19
tSCKH
tDSDO
tDIS
D17
D16
D1
D0
图 36. CS 模式（四线式且有繁忙指示）串行接口时序
www.BDTIC.com/ADI/
Rev. A | Page 20 of 24
06513-023
SCK
AD7982
读期间保持高电平。转换完成后，MSB 输出至 SDO，而
AD7982 进入采集阶段并关断。存储在内部移位寄存器中
的剩余数据位则在随后的 SCK 下降沿逐个输出。对于每个
ADC，SDI 馈入内部移位寄存器的输入，并通过 SCK 下降
沿逐个输出。链内每个 ADC 首先输出数据 MSB，回读 N
个 ADC 需要 18 × N 个时钟。数据在 SCK 的上升沿和下降
沿均有效。虽然上升沿可以用于捕捉数据，但使用 SCK 下
降沿的数字主机能实现更快的读取速率，从而在链中容纳
更多 AD7982，只要数字主机具有合理的保持时间。最大转
换速率可因总回读时间而降低。
链模式（无繁忙指示）
此模式可用于在三线式串行接口上以菊花链形式连接多个
AD7982。这一特性有助于减少器件数量和线路连接 ；例如
在隔离式多转换器应用或接口能力有限的系统中。数据回
读与读取移位寄存器相似。
使用两个 AD7982 的连接图示例如图 37 所示，相应的时序
如图 38 所示。
SDI 和 CNV 为低电平时，SDO 变为低电平。将 SCK 置为
低电平时，CNV 上的上升沿启动转换，选择链模式，并禁
用繁忙指示。此模式下，CNV 在转换阶段和随后的数据回
CONVERT
SDI
AD7982
CNV
SDO
SDI
DIGITAL HOST
AD7982
A
B
SCK
SCK
SDO
DATA IN
06513-024
CNV
CLK
图 37. 链模式（无繁忙指示）连接图
SDIA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
SCK
tHSCKCNV
tSCK
tSCKL
tSSCKCNV
1
2
3
tSSDISCK
tEN
SDOA = SDIB
16
17
18
19
20
DA17
DA16
34
35
36
DA1
DA0
tSCKH
tHSDISCK
DA17
DA16
DA15
DA1
DA0
DB17
DB16
DB15
DB1
DB0
SDOB
图 38. 链模式（无繁忙指示）串行接口时序
www.BDTIC.com/ADI/
Rev. A | Page 21 of 24
06513-025
tHSDO
tDSDO
AD7982
近数字主机的 ADC 的 SDO 引脚（参见图 39 中标示为 C 的
ADC AD7982）驱动为高电平。SDO 上的这一转换可用作
繁忙指示，以触发由数字主机控制的数据回读。AD7982 接
着进入采集阶段并关断。存储在内部移位寄存器中的剩余
数据位则在随后的 SCK 下降沿以 MSB 优先方式逐个输出。
对于每个 ADC，SDI 馈入内部移位寄存器的输入，并通过
SCK 下降沿逐个输出。链内每个 ADC 首先输出数据 MSB，
回读 N 个 ADC 需要 18 × N + 1 个时钟。虽然上升沿可以用
于捕捉数据，但使用 SCK 下降沿的数字主机能实现更快的
读取速率，从而在链中容纳更多 AD7982，只要数字主机具
有合理的保持时间。
链模式（有繁忙指示）
此模式也可用于在三线式串行接口上以菊花链形式连接多
个 AD7982，同时提供繁忙指示。这一特性有助于减少器件
数量和线路连接 ；例如在隔离式多转换器应用或接口能力
有限的系统中。数据回读与读取移位寄存器相似。
使用三个 AD7982 的连接图示例如图 39 所示，相应的时序
如图 40 所示。
SDI 和 CNV 为低电平时，SDO 变为低电平。将 SCK 置为高
电平时，CNV 上的上升沿启动转换，选择链模式，并启用
繁忙指示功能。此模式下，CNV 在转换阶段和随后的数据
回读期间保持高电平。链内所有 ADC 完成转换后，将最靠
CONVERT
SDI
CNV
AD7982
SDO
CNV
AD7982
SDI
SDO
AD7982
SDI
B
A
SCK
DIGITAL HOST
SDO
DATA IN
C
SCK
SCK
IRQ
06513-026
CNV
CLK
图 39. 链模式（有繁忙指示）连接图
tCYC
ACQUISITION
tCONV
tACQ
ACQUISITION
CONVERSION
tSSCKCNV
SCK
tHSCKCNV
1
tEN
SDOB = SDIC
tDSDOSDI
SDOC
2
tSSDISCK
SDOA = SDIB
tDSDOSDI
tSCK
tSCKH
tHSDO
tDSDO
3
4
17
18
tHSDISCK
DA17 DA16 DA15
19
20
21
35
36
37
38
39
tSCKL
DA1
53
54
55
tDSDOSDI
DA0
tDSDOSDI
DB17 DB16 DB15
DB1
DB0 DA17 DA16
DA1
DA0
DC17 DC16 DC15
DC1
DC0 DB17 DB16
DB1
DB0 DA17 DA16
tDSDOSDI
DA1
图 40. 链模式（有繁忙指示）串行接口时序
www.BDTIC.com/ADI/
Rev. A | Page 22 of 24
DA0
06513-027
CNV = SDIA
AD7982
应用须知
布局布线
AD7982 所在的印刷电路板应采用模拟部分与数字部分分离
设计，并各自限制在电路板的一定区域内。AD7982 的模拟
信号位于左侧，数字信号位于右侧，这种引脚排列可以简
化设计。
AD7982
避免在器件下方布设数字线路，否则会将噪声耦合至芯片
管芯，除非在 AD7982 下方铺一个接地层用作屏蔽。诸如
CNV 或时钟之类的快速开关信号不应靠近模拟信号路径。
应避免数字信号与模拟信号交叠。
AD7982 的基准电压输入 REF 具有动态输入阻抗，应进行
去耦，并使寄生电感最小。实现方法是将基准电压源的去
耦陶瓷电容靠近（理想情况是正对）REF 和 GND 引脚放置，
并用较宽的低阻抗走线进行连接。
06513-028
至少应使用一个接地层。数字和模拟部分可以共用或分割
使用接地层。对于后一种情况，接地层应在 AD7982 下方
连接。
图 41. AD7982 的示例布局布线（顶层）
最后，AD7982 的电源 VDD 和 VIO 应通过陶瓷电容去耦，
其值通常为 100 nF，靠近 AD7982 放置，并用短而宽的走
线连接，以提供低阻抗路径并减小电源线路上的毛刺噪声
影响。
图 41 和图 42 是遵循这些规则的布局布线示例。
评估 AD7982 性能
06513-029
AD7982 评 估 板 (EVAL-AD7982CBZ) 的 文 档 中 给 出 了
AD7982 的其它推荐布局布线。评估板套件包括装配完善
且 经 过 测 试 的 评 估 板、 文 档 以 及 用 于 从 PC 通 过 EVALCONTROL BRD3 控制评估板的软件。
图 42. AD7982 的示例布局布线（底层）
www.BDTIC.com/ADI/
Rev. A | Page 23 of 24
AD7982
外形尺寸
3.10
3.00
2.90
6
10
3.10
3.00
2.90
1
5
5.15
4.90
4.65
PIN 1
0.50 BSC
0.95
0.85
0.75
1.10 MAX
0.15
0.05
0.33
0.17
SEATING
PLANE
COPLANARITY
0.10
0.80
0.60
0.40
8°
0°
0.23
0.08
COMPLIANT TO JEDEC STANDARDS MO-187-BA
图 43. 10 引脚超小型封装 [MSOP]
(RM-10)
图示尺寸单位 ：mm
0.30
0.23
0.18
3.00
BSC SQ
0.50 BSC
8
5
PIN 1 INDEX
AREA
0.50
0.40
0.30
4
TOP VIEW
0.80 MAX
0.55 NOM
0.80
0.75
0.70
SEATING
PLANE
1.74
1.64
1.49
EXPOSED
PAD
(BOTTOM VIEW)
0.05 MAX
0.02 NOM
1
2.48
2.38
2.23
PIN 1
INDICATOR
(R 0.19)
062507-B
0.20 REF
图 44. 10 引脚引脚架构芯片级封装 [QFN (LFCSP_WD)]
3 mm × 3 mm，超薄体，双列引脚
(CP-10-9)
图示尺寸单位 ：mm
订购指南
型号
AD7982BRMZ1
AD7982BRMZRL71
AD7982BCPZ1
AD7982BCPZ-RL71
AD7982BCPZ-RL1
EVAL-AD7982CBZ1，2
EVAL-CONTROL BRD3Z3
1
2
3
温度范围
-40°C 至 +85°C
-40°C 至 +85°C
-40°C 至 +85°C
-40°C 至 +85°C
-40°C 至 +85°C
封装描述
10 引脚 MSOP
10 引脚 MSOP
10 引脚 QFN (LFCSP_WD)
10 引脚 QFN (LFCSP_WD)
10 引脚 QFN (LFCSP_WD)
评估板
控制器板
封装选项
RM-10
RM-10
CP-10-9
CP-10-9
CP-10-9
订购数量
卷带，50
卷盘，1000
卷带，75
卷盘，1000
卷盘，5000
Z = 符合 RoHS 标准的器件。
此板可单独用作评估板，或与 EVAL-CONTROL BRD3 配合用于评估 / 演示。
此板允许 PC 对所有带 CB 标志后缀的 ADI 评估板进行控制并与之通信。
©2011 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D06513sc-0-9/11(A)
www.BDTIC.com/ADI/
Rev. A | Page 24 of 24
标识
C5F
C5F
C5F
C5F
C5F